文档介绍：
得分单项选择题(本大题共20小题,每小题2分,共40分)在每小题列出的四个备选项中只有一个是符合题目要求的,请将其代码填写在题后的括号内。错选、多选或未选均无分。1A2A3B4A5A6D7C8B9D10B1.若十进制数为40,则其对应的无符号二进制数为( A )A.101000 B.10100C.100100 D.100102.若[X]原=110011,则其对应的[X]补为( A )A.101101 B.101100C.110011 D.0100113.若X=-0.1010,则其对应的[X]反为( B )A.1.0110 B.1.0101C.1.1010 D.0.10104.在下列存储器中,存取速度最快的存储器是( A )A.高速缓存 B.磁盘C.主存 D.光盘5.若存储器的容量为16KB,则访问它的地址线应有( A )A.14根 B.10根C.4根 D.16根6.动态RAM存储信息依靠的是( D )A.单稳态触发器 B.磁场C.双稳态触发器 D.电容器7.零地址指令可选的寻址方式是( C )A.立即寻址 B.基址寻址C.堆栈寻址 D.寄存器寻址8.为了减少指令中的地址数,可以采用( B )A.直接寻址 B.隐含寻址C.相对寻址 D.变址寻址9.程序计数器是指( D )A.可存放指令的寄存器B.可存放程序状态字的寄存器C.本身具有计数逻辑与移位逻辑的寄存器D.存放下一条指令地址的寄存器10.累加器AC所能存放的操作数为(B)A.被乘数B.被减数C.加数D.减数11.总线工作频率为66MHz,总线带宽为528MBps,总线宽度为(B)A.32位B.64位C.128位D.16位12.具有与处理器和存储器子系统完全并行操作能力的总线为(D)A.AGP总线B.ISA总线C.USB总线D.PCI总线13.设备使用总线的优先级可相等也可改变的总线判优控制是(A)A.计数器定时查询B.独立请求方式B.链式查询C.以上都不是14.总线的时钟频率为100MHz,传输周期为4个时钟周期,宽度为32位,则总线的数据传输率是(D)A.800MBpsB.400MBpsC.200MBpsD.100MBps15.字符格式为:1位起始位、8位数据位、1位奇校验位、1位终止位。假设波特率为1200bps,比特率是(B)A.327.27bpsB.872.72bpsC.1200bpsD.960bps16.某SRAM芯片,其存储容量为64K×l6位,该芯片的地址线和数据线数目为(A)A.16,16B.64,16C.64,8D.16,6417.CPU响应中断的时间一定是( C )A.在任一机器周期结束时 B.在任一工作周期结束时C.在一条指令执行完毕时 D.在执行完当前程序段时18.浮点数字长为16位,其中阶码为5位(含1位阶符),尾数为11位(含1位数符),则-53/512对应的浮点规格化数补码表示形式是(A)A.1,1101;1.0010110000B.1,0011;1.1101010000C.1,1100;1.0010101111D.0,1101;1.001011000019.浮点加减运算后需判断溢出,下面那个表明溢出(C)A.尾数之和(差)出现01.xxxB.尾数之和(差)出现00.xxxC.阶码出现01,xxxD.阶码出现00,xxx20.从以下有关RISC的描述中,选择正确答案(C)A.采用RISC技术后,计算机的体系结构又恢复到早期的比较简单的情况。B.为了实现兼容,新设计的RISC,是从原来CISC系统的指令系统中挑选一部分实现的。C.RISC的主要目标之一是减少指令的执行周期数。D.RISC没有乘、除法指令和浮点运算指令。得分二、名词解释题(本大题共3小题,每小题3分,共9分)21.机器字长22.指令周期23.MAR得分三、简答题(本大题共5小题,每小题4分,共20分)24.中断服务程序的流程25.已知计算机指令字长为16位,内存储器按字编址,其双操作数指令的格式如下:15109870OPRD其中OP为操作码,R为通用寄存器地址,试说明在下列各种情况下能访问的最大主存区为多少机器字?①D为直接操作数;②D为直接主存地址;③D为间接地址(一次间址);④D为变址的形式地址,假定变址寄存器为R1(字长为16位)。26.某计算机系统的内存由Cache和主存构成,Cache的存取周期为45ns,主存的存取周期为200ns。已知在一个程序执行期间,CPU共访问内存4500次,其中340次访问主存,试回答以下问题:(1)Cache的命中率是多少?(2)CPU访问内存的平均访问时间是多少?(3)Cache-主存系统的效率是多少?27.CPU实质包括哪两大部分组成?CPU具有哪四个基本功能?28.计算机硬件由哪些部分组成?得分四、简单应用题(本大题共2小题,每小题9分
内容来自淘豆网转载请标明出处.
