计算机组成原理实验一实验报告.
实验一 运算器实验
算术逻辑运算器
实验目的：
掌握算术逻辑运算器单元ALU(74LS181)的工作原理
掌握简单运算器的数据传送通道
验算由74LS181等组合逻辑电路组成的运算功能发生器运算功能
按给定数据，完成实验指定的算术/逻辑运算
实验设备
计算机组成原理实验仪一台，排线若干条。
实验原理
实验中所用的运算器数据通道电路如图1-1所示。
CN
ALU_B
…… ……
……
……
运算器实验电路说明:
两片74LS181(每片4位)以并/串联形式构成字长为8位的运算器。
8位运算器的输出经过一个输入双向三态门(74LS245)与数据总线相连,运算器的两个数据输入端分别与两个8位寄存器(74LS273)DR1和DR2的输出端相连,DR1和DR2寄存器是用于保存参加运算的数据和运算的结果.寄存器的输入端与数据总线相连。
8位数据开关D7~D0(在“INPUT DEVICE”中)用来产生参与运算的数据，经过一个输出三态门(74LS245)与数据总线相连，数据显示灯(BUS UNIT)已与数据总线相连，用来显示数据总线上的内容。
S3、S2、S1、S0是运算选择控制端，有它们决定运算器执行哪一种运算(16种算术运算或16种逻辑运算)。
M是算术/逻辑运算选择，M=0时，执行算术运算，M=1时，执行逻辑运算。
Cn是算术运算的进位控制端，Cn=0(低电平)，表示有进位，运算时相当于在最低位上加进位1，Cn=1(高电平)，表示无进位。逻辑运算与进位无关。
ALU-B是输出三态门的控制端，控制运算器的运算结果是否送到数据总线BUS上。低电平有效。
SW-B是输入三态门的控制端，控制“INPUT DEVICE”中的8位数据开关D7~D0的数据是否送到数据总线BUS上。低电平有效。
LDDR1是寄存器DR1存数控制信号，LDDR2是寄存器DR2存数控制信号。它们都是高电平有效。
A0~A3是4位数据输入通道A，B0~B3是4位数据输入通道B。
F0-F3是运算结果输出端。
74LS181ALU算术/逻辑运算功能表如表1.1.1所示：
表1.1.1
工作方式选择输入
S3 S2 S1 S0 正逻辑输入与输出M=H
逻辑运算M=L 算术运算Cn=H 无进位Cn=L 有进位L L L L﹁A A A加1L L L H﹁(A+B) A+B(A+B)加1L L H L ﹁ABA+﹁B (A+﹁B)加1L L H H逻辑0减1 0L H L L﹁(AB) A加A(﹁B)A加A(﹁B)加1L H L H﹁B(A+B)加A(﹁B)(A+B)加A﹁B加1L H H LA⊕BA减B减1A减BL H H H A(﹁B)A(﹁B)减1A(﹁B)H L L L ﹁A+BA加ABA加AB加1H L L H ﹁(A⊕B)A加BA加B加1H L H L B A+﹁B加ABA+﹁B加AB加1H L H H AB AB减1 ABH H L L 逻辑1A加AA加A加1H H L H A+﹁B(A+B)加A(A+B)加A加1H H H L A+B(A+﹁B)加A(A+﹁B)加A加1H H H H A A减1 A
四．实验注意事项
(1)需要连接的控制信号在原理图中用圆圈标明.
(2)本实验使用T4单步脉冲信号，实验时将“W/R UNIT”的T4插头接至“STATE UNIT”中的kk2正脉冲插头，按下微动开关KK2，即可获得实验所的单脉冲信号。
(3)S3，S2,S1,S0,Cn,M,LDDR1,LDDR2,ALU-B,,SW-B均为电平信号，与“SWITH UNIT”中的二
